This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problems Mailbox.

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

(43) Date of publication of application: 23.01.1989

(51)Int.CI.

H03L 7/06

H04L 7/02

(21)Application number : 63-149207

(71)Applicant: YOKOGAWA HEWLETT PACKARD

(22)Date of filing:

16.06.1988

(72)Inventor: MAIKERU JIEI REEDEIKU

DEIBIDO EMU PURATAA

(30)Priority

Priority number: 87 65971

Priority date : 24.06.1987

Priority country: US


(54) SYNCHRONIZING DEVICE

(57)Abstract:

introducing a programmable delay line to the feedback path of a PLL to set the phase difference of a reference clock and an input receiver clock to a desired value. CONSTITUTION: The reference clock 22 is supplied to an N frequency dividing circuit 54 and this N frequency dividing circuit 54 supplies the frequency divided reference clock 22 to the programmable delay line 56. When many delays are applied by the programmable delay line 56 according to a

PURPOSE: To easily synchronize an element clock to be tested with the output of a test pattern generator by

programmable control signal 38, the phase of the reference clock advances. When the phase of the reference clock 22 is the same as an input clock 12, a phase state signal 34 changes from a high potential to the state of a low potential to stop the advancement of the phase of the reference clock 22. Thereby, it is not required to use a complicate and expensive control circuit and the high accuracy is realized.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of

rejection]

[Date of requesting appeal against examiner's

decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

@日本国特許庁(JP)

10 特許出願公開

四公開特許公報·(A)

昭64-19827

@Int_Cl_4

識別記号

庁内整理番号

四公開 昭和64年(1989)1月23日

H 03 L 7/06 H 04 L 7/02 B-8731-5J B-6914-5K

審査請求 未請求 請求項の数 2 (全5頁)

公発明の名称 同期装置

②特 顧 昭63-149207

登出 顧 昭63(1988)6月16日

優先権主張

囲

砂田

砂1987年6月24日砂米国(US)砂065971

砂発 明 者 マイケル・ジェイ・レ

アメリカ合衆国コロラド州ラブランド、ユージン・ドライ

ーディク

7 343

砂発 明 者 ディビド・エム・ブラ

アメリカ合衆国コロラド州ラブランド、エツジウツド・ド

A —

ライブ 408 東京都八王子市高倉町 9 番 1 号

横河・ヒユーレツト・

パツカード株式会社

四代 理 人 并理士 長谷川 次男

明 趣 書

1. 名 称

同期数量

2. 特許請求の範囲

上 次の桁~钳より成り、入力クロックに回路の出力クロックを同期するための基準クロックを発生する同期装置。

(1) 入力クロックと選延基準クロック間の位相差に比例する整分信号を発生する位相検出手段。

四 前記差分信号を積分し、鉄差分信号の積分値に比例する電圧信号を出力するフィルタ 手段。

(1) 前記電圧信号を受信し、該電圧信号に比例する局波数を有する基準クロックを発生する電圧制得発整器手段。

ロ プログラト可能選延信号に応答し、前配 着 クロックに所定の選延を導入して前記選 延基準クロックを出力するプログラム可能選 任義。 出 位相状態信号に応答して同期を達成する ために、前記 ログラム可能選延信号を発生 するために前記位相状態信号を受信する手段。 2 前記位相状態信号を受信する手段が、点記 入力クロックを結合するデータ入力と前記回路 の前記出力クロックを結合するクロック入力と を有するフリップ・フロックから成る請求項1 記載の同期装置。

3. 発明の詳細な説明

[発明の技術分野]

本発明は一般に計測及び試験装置に関し、とく にテスト・パターン生成器のパルスを試験中の配 級板のクロックに何期する両期装置に関する。

〔従来技術とその問題点〕

印刷配線板上のイン・サーキット試験を実施する過程で部品を適正に試験するのに十分な一連の出力パターン・パルスを生成することがしばしば必要である。これらの所定のパターンは部品を試験するための所望のパターンを含むテスト・パターン発生 から生成することができる。テスト・

2

パターン発生器の出力は流常、配線板上の部品を 試験するための所葉の出力パルスを生成する一油 のドライバに接続されている。

都品の選正な試験を行たうため、テスト・パタ ーン発生器からの出力信号を被試験業子(DUT) からのクロック・パルス(以下入力クロックと呼 :する)とを同期化することが必要である。しか し、多くの場合、回路の性質上、クロックをディ スエイプルにすることができない。更に、出力テ スト・パターンパルス (以下出力信号と呼称する) は、回避の固有の差板により100ナノ秒又はそれ 以上だけ配線板の入力クロックから位相選続する のが通例である。入力クロックと出力信号の間の 位相差によって彼試験累子の試験の読みを誤る場 合がある。従ってDUTから適正な試験結果を確 実に得るため、出力作号をDUTクロックを同期 させることが窺まれる。今日まで、イン・ケーキ ット配線板テスタは出力信号と入力クロックとを 同期化する遺当な手段を備えることができなかっ

5

相を変えて出力信号の位相を入力クロック信号の位相と対応するように調整する数官の方法を利用している。このことは、入力と出力の位相が問期するまでPIL(フェーズ・ロック・ループ)の 帰還経路内のプログラム可能な運転線を調整する ことにより達成される。

[発明の実施例]

(発明の目的)

本発明の目的は回路の出力信号と入力クロック を回勘化するための新規な基置によって従来の技 街の欠点と限界を克服することである。

(発明の概要)

本発明の一実施例では、プログラム可能な制得信号により制御される位相状態を有する基準クロック信号を生成するフェーズ・ロックループを、DUTクロックと回路の出力信号との位相関係を 京は信号を生成する検出器及び、位相状態信号を使出し且つプログラム可能制御信号を 成して基準クロックの位相を変更して出力信号が 入力クロックと同期させるようにする手段と共に 使用することによって達成される。

本発明の利点は、遅延を生じる回顧とは独立して、入力クロックをテストバターン信号と同期させるための簡単で安価な方法を提供することにある。本発明はフェーズ・ロック・ループの帰還経路内のプログラム可能な遅延を利用することによって、フェーズ・ロック・ループの出力付号の位

6

プ国路ふら成る新雄クロック発生器20に供給さ れる。フェーメ・ロック・ループ20の出力は都 品の進正な動作の試験用に用いられる一連の出力 テストパターンを同期的に生成するテスト・パタ ・ン発生器24へ供給されるクロック信号として 機能する基準クロック22である。テスト・パタ ーン発生器24は、所望のテスト・ペターンがシ ーケンシャル・アドレス位置に記憶されるラング ム・アクセス記憶装置(RAM)で構成すること ができる。テスト・ペターン発生費24の一部を 形成するカウンタ(因示せず)は所望のテスト・ パターン出力を提供するためのシーケンシャル・ アドレムとして用いられる基準クロック・ペルス を果実する。次化テストペターン発生器24から の出力信号14がDUTを駆動するために用いら れる。出力信号14は校正用フリップ・フロップ 30のクロック入力28にも供給される。あるい は、恙単クロック22は経路26を経て校正用フ リップ・フロップ30K供給することも可能であ り、且つ計算されたオフセットをテストパターン 発生器24の選帳を予知された限度内に補償する ために導入可能である。更に、入力クロック12 は校正用フリップ・フロップ30のデータ入力32 に供給される。その結果、位相状態信号34が校 正用フリップ・フロップ30の出力に生成される。 位相状態信号34はクロック入力28が高電位に なるまえにデータ入力32が高電位である場合だ け高電位である。従って、出力信号14亿先立ち 入力クロック12が生起するかぎり、位相状態信 対34は高電位に買まる。しかし、入力クロック 12のまえに出力信号14が生起すると、位相状 農信号34は低電位となる。このようにして、位 相状態信号34は、出力信号14の位相が入力ク ロック12の位相と一致する交さ点の表示を与え る。あるいは、データ入力とクロック入力は本発 明の機能に影響を及ぼすことなく逆にすることが できる。

位相状態信号34は、位相状態信号34を検出し且つ基準クロック発生器20(PLL)に供給されて後述するように基準クロック22の位相を

9

号44を積分し且つ受信器クロック18と選集基 単クロック46との位相差に比例する電圧値を有 する電圧信号 50 を生成するための積分器から成 るフイルタ48K供拾される。電圧信号50は電 圧借号50の電圧と比例する局波数を有する基準 クロック22を生成する電圧制御発振器52K供 拾される。次に基準クロック22はN分周回路 54 に供給され、このN分周回路54は分周された基 単クロック22をプログラム可能遅延繰56へと 供給する。プログラム可能是延譲56はプログラ ム可能制御信号38に従って遅延を導入する機能 を果たす。プログラム可能運延譲5 6 によって遅 妊が基準クロック22に加えられると、位相検出 器差分信号44は瞬時増分し、それにより電圧信 号50を興時増分して、電圧制御発扱器52がそ の開放数を瞬時増分するようにせしめ、位相検出 番42により検出される位相差をオフセットする 従って、プログラム可能制御信号38によってブ ログラム可能選延線56Kより多くい湿処が加え られると、基 クロックの位相は前進する。この

調整するプログラム可能制御信号3 8を生成するプロセッサ3 6 K供給される。プロセッサ3 6 K よるプログラム制御信号3 8 の調整以位相状態信号3 4 の状態が変化する(これによって入力クロック1 2 と出力テスト・ペターン・ベルス 1 4 の 実質的な同期が表示される)までプログラム可能 制御信号の値を増減する簡単な変次プロセスから 成っている。

据2図はプロセッサ36により生成されるプログラム可能制御信号38に応答して基準クロック22の位相を変化させる、第1図に示した基準のロック発生器20の構成図である。第2図を参照すると、受信器クロック18を所与の数Mで割るM分周図路40への入力である。M分周図路40の出力は、M分周図路40から受信される入力クロック信号と遅延基準クロック46との間の位相差に比例するベルス幅を有する位相検出器差分信号44を生成する位相検出器差分信号44を生成する位相検出器

位相検出尋差分信号44は、位相検出書差分信

10

本発明のこれまでの説明は図解と説明の目的で 開示されたものである。本発明を開示した形式に 厳密に限定したり制限することを意図するもので はなく、上述の数示のもとで別の修理ヲは変形が 可能である。例えば、本発明は試験用袋置又は計 器に限定する必要はなく、例えばレーダーシステム、選航システム、超音波画像装置等の、位相又 は時間の相関性を制御しなければならない任意の 回路に利用できる。本実施例は本発明の原理と実 限の応用を最も簡明に説明して当業者が、意図す る実際の用途に適合するように多様な実施例と多 様な修正例に本発明を利用できるように選択して 説明されたものである。

[発明の効果]

以上詳述したように、本発明の実施により入力 信号と所定位相差を有する基準クロックを発生する基準クロック発生器が得られる。 さらに、 政 単クロック発生器が得られる。 さらに、 政 単のロック 単板からのクロックに、 試験用テスト・パター ン発生器出力を容易に同期することができる。

本発明ではプログラム可能な選延機を、PLLの帰還経路に導入することにより、基準クロックと入力受信器クロックの位相差が所領値に設定され、DUTクロックとテスト・ペターン発生器の出力との同期を容易にしている。

4. 図面の簡単な説明

第1回は本発明の一実施例の同期要量の路図。

13

50:電圧信号

5 2 : 電圧制御発振器

5 4 : N 分風器

56:プログラム可能避妊糖。

出版人 横河・ヒューレット・バッカード株式会社 代理人 弁理士 長 谷 川 次 男 第2回は第1回の夢練クロック発生器の略個である。

10:同期裝置

12:DUT/ロック(入力/ロック)

1 4 : 出力テスト・パターン・パルス(出力信号)

16:クロック受信器

18:受信器クロック

20:基準クロック発生器

22: 海草クロック

24:テスト・パターン発生器

28:クロック入力

30:校正用フリップ・ソロップ

32:データ入力

36:プロセッサ

38:プログラム可能制御信号

40:M分局器

42:位相検出器

4 4: 位相検出器差分信号

46:選延議準クロック

48:7125

